This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-292417

(43)Date of publication of application: 05.11.1996

(51)Int.CI.

G02F 1/133

(21)Application number: 07-120538

(71)Applicant: SONY CORP

(22)Date of filing:

20.04.1995


(72)Inventor: UCHINO KATSUHIDE

(54) DISPLAY DEVICE

(57) Abstract:

PURPOSE: To lower the system clock frequency of a multiple pixel concurrent sampling system.

CONSTITUTION: The display device is equipped with pixels 1, 2, 3... which are arranged in a matrix, gate lines X(X1, X2...) along the row directions of the pixels, and signal lines Y(Y1, Y2...) along the column direction of the pixels. A vertical scanning circuit 101 is connected to the respective gate lines X and a horizontal scanning circuit 102 is connected to the respective signal lines Y through horizontal switches HSW. The respective gate lines X are connected to pixels of one row selected half and half out of pixels of two adjacent rows (ODD and EVEN) in common. Each signal line is connected to respective selected pixels included in one row.



LEGAL STATUS

[Date of request for examination]

31,10,2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3230408

[Date of registration]

14.09.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

NO. 1676 P. 36 2/2ページ

Copyright (C): 1998,2003 Japan Patent Office .

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-292417

(43)公開日 平成8年(1996)11月5日

(51) Int CL ^c	-	識別記号	庁内整理番号	FI			技術表示箇所
G02F	1/133	550		G02F	1/133	5 5 0	

審査請求 未請求 請求項の数7 FD (全 12 頁)


(21)出願番号	特顏平7-120538	(71) 出頭人	000002185	
			ソニー株式会社	
(22)出廣日	平成7年(1995) 4月20日	東京都品川区北岛川6丁目7番35号		
		(72) 発明者	内野 勝秀	
			東京都品川区北岛川6丁目7番35号 ソニ	
,			一株式会社内	
		(74)代理人	弁理士 鈴木 暗敏	
	•			
		1		

(54) 【発明の名称】 表示装置

(57)【要約】 (修正有)

【目的】 複数画素同時サンプリング方式においてシステムクロック周波数を低減化する。

【構成】 表示装置は行列配置した画素1,2,3,…と、画素の行方向に沿ったゲート線×1,×2,…と、画素の列方向に沿った信号線×1,×2,…とを備えている。垂直走査回路101が各ゲート線×に接続し、水平走査回路102が水平スイッチHSWを介して各信号線×に接続している。各ゲート線×は互いに隣り合う2行分(ODD.EVEN)の画素から半分ずつ選択された1行分の画案に共通接続されている。各信号線×は選択された1行分に含まれる画素の夫々に対応して接続されている。



【特許請求の範囲】

【請求項1】 行列配置した回素と、画素の行方向に沿ったゲート線と、画素の列方向に沿った信号線と、各ゲート線に接続した垂直走査回路と、各信号線に接続した水平走査回路とを備えた表示装置であって、

各ゲート線は互いに隣り合う2行分の画索から半分ずつ 選択された1行分の画素に共通接続されており、

各信号線は該1行分に含まれる画素の夫々に対応して接続されており、

前記垂直走査回路は順次各ゲート級を走査して2行同時 に1行分の画索を選択し、

前記水平走査回路は所定本数の信号線を一組として順次 走査し複数の映像信号を一組の信号線に同時サンプリングし、該選択された1行分に属する複数個の画素に対し 同時に映像信号を審き込む事を特徴とする表示装置。

【請求項2】 互いに隣り合う一対のゲート線は、共通する2行分の画素から1列毎交互に選ばれた1行分の画素に各々接続している事を特徴とする請求項1記載の表示装置。

【請求項3】 1本のゲート線は、上下に分かれた2行分の画素から1列おきに選ばれた1行分の画素に接続している事を特徴とする請求項1記載の表示装置。

【請求項4】 前記水平走査回路は、6本の信号線を一組として順次走査する事により2行3列に配された6個の画案に対し同時に映像信号を含き込む事を特徴とする請求項2記載の表示装置。

【請求項5】 前記水平走査回路は、6本の信号線を一組として順次走査する事により2行3列に配された6個の函素に対し同時に映像信号を書き込む事を特徴とする 請求項3記載の表示装置。

【請求項6】 前記水平走査回路は、1本おきに反対極性の映像信号を各信号線にサンプリングする事を特徴とする請求項1記載の表示装置。

【請求項7】 インターレース方式の原映像信号を予め 処理して、各画素の書き込み順次に適合した映像信号に 変換して該水平走査回路に供給する外部手段を含む事を 特徴とする請求項1記載の表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本免明はアクティブマトリクス型の液晶表示パネル等によって代表される表示装置に関する。詳しくは、複数画素同時サンプリング方式を採用した表示装置に関する。さらに詳しくは、フルライン構成を有する表示装置に対してインターレース方式の映像信号を複数画素同時サンプリングにより書き込む技術に関する。

[0002]

【従来の技術】図11を参照して従来の表示装置を簡潔 に説明する。図示する様に、表示装置は行状のゲート線 ×1, ×2, ×3, ×4, …と、列状の信号線×0, ×

1、Y2、Y3、Y4、…とを備えており、両者の交差 部に画素 0. 1, 2, 3, 4, …が設けられている。各 画素は対応する薄膜トランジスタによりスイッチング駆 動される。磷膜トランジスタのゲート電極は対応するゲ ート線Xに接続され、ソース電極は対応する信号線Yに 接続され、ドレイン電極は対応する画素に接続されてい る。なお、説明の都合上画素の奇数行は上から順にOD D1、ODD2、…の様に符合が付され、偶数行は上か ら順にEVEN1、EVEN2、…の様に符号が付され ている。この表示装置は6本のビデオライン100を備 えており、外部のデコーダ/ドライバから供給される合 計6個の映像信号slg1, sig2, …, sig6を 夫々受け入れる。個々の信号線Yは6本を1単位(例え は、Y1~Y6)として水平スイッチHSWを介して所 定のビデオライン100に接続されている。以上の構成 に加え、表示装置は垂直走査回路101と水平走査回路 102を内蔵している。垂直走査回路101は外部のタ イミングジェネレータから供給される垂直クロック信号 VCK符に応答して動作し、ゲート線Xを1本ずつ順次 走査して画案を行毎に遵択する。一方、水平走査回路1 02は同じくタイミングジェネレータから供給される水 平クロック信号HCK等に応答して動作し、順次駆動パ ルスDP0, DP1, DP2, DP3, …を出力し対応 する水平スイッチHSW0, HSW1, HSW2, HS W3, …を開閉制御して、6本の信号線Yを1単位とし てまとめ駆動する。即ち、6系統の映像信号sig1. …, sig6を夫々対応する信号線Y(例えば、Y1~ Y6) に一斉サンプリングする。

【0003】かかる複数画素同時サンプリング駆動を行 なう際、6系統の映像信号sig1~slg6に予め画 ポピッチに対応する遅延量を相対的に与える為、サンプ ルホールド回路がデコーダノドライバに設けられてい る。6系統の映像信号を逐次サンプルホールドして画素 ピッチに対応する遅延量を相対的に与えると共に、水平 スイッチHSWを6本の信号線の組を単位として同時に 開閉制御する事により、この水平スイッチを駆動する水 平走査回路に含まれるシフトレジスタの段数を削減して 構成を簡単にすると共に消費電力も削減して、良好な画 **位表示が得られる様にしている。谷水平スイッチHSW** はシフトレジスタから出力される駆動パルスDPで開閉 制御される構成になっているので、水平走査回路のシフ トレジスタの段数は1/6になる。又、タイミングジェ ネレータから供給される水平クロック信号HCKの周波 数も1/6になる。

[0004]

【発明が解決しようとする課題】図12の(A)に示す 様に、図11で説明した表示装置をHD-TVに応用した場合、画面は例えば1024行×1280列の画素から構成される所謂フルライン構成になっている。このHD-TVを駆動する場合、通常インターレース方式が採

13

用されており、先ず映像信号を画素の奇数行ODD1~ODD512に書き込んだ後、次に画素の偶数行EVEN1~EVEN512に書き込む。

【0005】即ち(B)に示す様に、前半の1フィールド(ODD)で奇数行ODD1.ODD2,…,ODD511、ODD512を書き込んだ後、後半の1フィールド(EVEN)で偶数行EVEN1,EVEN2,…,EVEN511,EVEN512を書き込む。これら2個のフィールドより1フレームが構成される。しかしながら、HDーTVの様に超高精細な表示装置では、画索の信号保持特性や動画を表示した場合の残像現象等の観点から、このインターレース方式でフルラインを表示駆動する事は画質上困難である。

【0006】そこで、従来から(C)に示す様に、フィールドメモリを使用し倍速駆動する事で、1フィールド内で1024行のフルラインを表示している。これにより、1024本分の垂直解像度が確保できる。図示する様にフィールドメモリ内には、1フィールドに渡って奇数行(ODD1~ODD512)と偶数行(EVEN1~EVEN512)のデータが交互に配列しており、これを倍速で読み出す様にしている。

【0007】 (D) はフィールドメモリ内に格納された ODD1及びEVEN1のデータを1部取り出して模式 的に示したものである。ODD1については1280個 分の水平画素に対応して、画素データ1~1280が書 き込まれている。同様に、EVEN1についても画素デ ータ1~1280が書き込まれている。ODD1に含ま れる最初の6個の函素1~6はフィールドメモリから読 み出された後駆動パルスDP1に応じて同時に対応する 6個の画素1~6に暑き込まれる。次の画素データ7~ 12はDP2に応答して対応する画素に書き込まれる。 この様にして、元の1水平期間(H)より半分だけ短い 水平期間 H/2の間にODD1の画素データが巻き込ま れる。この時、垂直走査回路101は対応するゲート線 に対して1発目の選択パルスV1を出力する。同様にし て、次のH/2でEVEN1の画素データ1~1280 が書き込まれる。この時、対応する2番目のゲート線に は選択パルスV2が供給される。これにより、1Hの期 間でODD1とEVEN1を書き込む事ができ、所謂倍 速駆動になっている。

【0008】ここで、前述した6画素同時サンプリング 駆動を行なった場合のサンプルホールドタイミングを図 13に示す。6系統の映像信号に画素の配列ピッチに応 じた相対的な遅延量を付与する為、デコーダ/ドライバ 内でサンプルホールド処理が行なわれる。これに用いる サンプルホールドパルスSHPは、水平方向の解像度を 確保する為、6画素同時サンプリングの場合、水平ク ック信号HCKの半周期内に6個のパルスが必要であ る。なお、最後の6発目のパルスの立ち下がりで6系統 の映像信号の一括リサンブリングが行なわれ、表示装置 に供給される。前述した様に、表示装置は駆動パルスD P1,DP2,…に応じて6系統の映像信号を一括して 6本の信号線に分配する。この6画素同時サンプリング に加え従来倍速駆動を採用している為、サンプルホール ドパルスSHPのパルス幅は通常のインターレース駆動 時の1/2となってしまう。この為、サンプルホールド パルスSHPをデコーダ/ドライバに供給するタイミン グジェネレータは、そのマスタークロックの周波数が2 倍になり、100MHz 以上に及ぶ。以上説明した様に、 アクティブマトリクス型表示装置のフルライン表示方法 として、垂直解像度を完全にとる為従来からフィールド メモリを用いた倍速駆動方式が採用されている。しかし ながら、HDITV等駆動周波数の高い表示装置につい ては、100MHz 以上のマスタークロックを備えるタイ ミングジェネレータを使用しなければならず、現在プロ セス上及びコスト上この方式は困難となっている。実際 には商品化する事自体が不可能であるといわれている。 [0009]

【課題を解決するための手段】上述した従来の技術の課題に鑑み、本発明はアクティブマトリクス型表示装置のフルラインを駆動する方式として、タイミングジェータのマスタークロックをハーフライン表示時とは一つの変で実現する事を目的とする。かかる目がを達成する。かかる目がを達成する。ないの手段を論じた。即ち本発明にかかる表面では基本的な様成として、行列配置した画案の列方向におったゲート線と、画案の列方向に沿った信号線に技続した水平走査回路とを備えている。特徴事項として、各ゲート線は互いに隣り合う2行分の画案から必ずつ選択された1行分の画案に共通接続されている。又、各信号線は該1行分に含まれる画表の夫々に対応し

又、各信号線は該1行分に含まれる画素の夫々に対応して接続されている。所記垂直走査回路は順次各ケート線を走査して2行同時に1行分の画素を選択する。前記水平走査回路は所定本数の信号線を一組として順次走査し核数の映像信号を一組の信号線に同時サンプリングし、該選択された1行分に関する複数個の画素に対し同時に映像信号を書き込む。

【0010】具体的には、互いに隣り合う一対のゲート総は共通する2行分の画素から1列毎交互に選ばれた1行分の画素に各々接続している。あるいは、1本のゲート線は上下に分かれた2行分の画素から1列おきに選ばれた1行分の画素に接続する様にしても良い。これらの場合、前記水平走査回路は6本の信号線を一組として版次走査する事により、2行3列に配された6個の時、対し同時に6系統の映像信号を書き込む。この時、名信号を下されて近日時に6系統の映像信号を書き込む。この時、名信号にサンプリングする。以上の駆動方式を実現する。以上の駆動方式を実現する。以上のを対して、該水平大変の基き込み順次に適合した映像信号に変換して、該水平走査回路に供給する外部手段(デコーダ/ドライバ)を

備えている。

[0011]

【作用】本発明によれば、例えば1280列×1024 行の画素を備えたアクティブマトリクス型の表示装置を フルライン表示できる。各512本の奇数行及び偶数行 にかかるインターレース映像信号のデータを合計で10 24行分予めメモリに記憶する。各行には1280個分 の画素データが含まれる。一方、表示パネル側では例え ぱ6 画楽同時サンプリング駆動する為、3列×2行を単 位としてサンプリングする。これに合う様に、メモリに 格納されていた画素データを並べ換えて表示パネルに入 カする。3列×2行を単位とした6画素同時サンプリン グにより、デコーダノドライバ側におけるサンプルホー ルドパルス幅は通常の倍速駆動における6回素同時サン プリング(6列×1行)の2倍になる。これでも水平解 **像度は落ちず、さらにタイミングジェネレータのマスタ** ークロック周波数も通常の倍速駆動に比べ1/2で済 む。なお、表示パネルに入力される映像信号については 1日反転を採用できる。例えば、6系統の入力映像信号 を3本ずつ二組に分け、各組では信号を同極性に保持す る。さらに、2つに分かれた組間では、互いに逆極性で 互い違いに入力する様に制御する。あるいは、これに代 えて1F(1フィールド)反転を採用する事ができる。 以上の様に、横3画索×縦2画索=6ドットという形で サンプリングする為、サンプリングホールドパルスの周 波数は通常の倍速駆動時の1/2で良く、且つ垂直解像 皮がフルにとれる。換言すると、本発明は倍速スキャン 方式ではあるが、フルラインを表示する際タイミングジ ェネレータのマスタークロックをハーフライン表示時と 同じ届波数で実現可能である。

[0012]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる表示装置の第1 実施例を示す模式的な回路図である。本表示装置はアク ティブマトリクス型の液晶表示パネルからなり、画面部 に加えて周辺回路部も内底している。図示する様に、木 表示パネルは行列配置した画素(図では、行方向に沿っ て順に1, 2, 3, 4, 5, 6, …の様に番号が付され ている。)を有している。又、画素の行方向に沿ったゲ ート線X1, X2, X3, X4, X5, X6, …と、画 素の列方向に沿った信号線 Y1, Y2, Y3, Y4, Y 5, Y6, …とを備えている。さらに、各ゲート線Xに 接続した垂直走査回路101と、各信号線Yに接続した 水平定査回路102とを内蔵している。各ゲート線×は 互いに隣り合う2行分の画索から半分ずつ選択された1 行分の画素に共通接続されている。具体的には、1本の ゲート級Xは、上下に分かれた2行分の画素から1列お きに選ばれた1行分の画素に接続している。例えば、ゲ ート線X1は上下に分かれた2行分(ODD1、EVE N1)の画素から、1列おきに選ばれた1行分の画素

1, 1, 3, 3, 5, 5, …に接続している。同様にゲ ート線X2は上下に分かれた2行分(EVEN1, OD D2)の画業から1列おきに選ばれた1行分の画素2. 2, 4, 4, 6, 6, …に接続している。垂直走査回路 101は外部のタイミングジェネレータから供給される 垂直クロック信号VCKに応じて同じくタイミングジェ ネレータから供給される垂直スタート信号VSTを順次 転送し、選択パルスV1, V2, V3, V4, …を出力 する。この選択パルスVにより各ゲート線Xが線順次で 走査され、2行同時に1行分の画素が選択される。例え ば、ゲート線×1が選択された時第1の奇数行ODD1 に含まれる奇数番目の画素 1, 3, 5, …と第1の偶数 行EVEN 1 に含まれる奇数番目の画素 1, 3, 5, … が同時に選択される。1本のゲート線×により2行分 (ODD, EVEN) が走査されるが、実際には各ゲー ト線×に1行分しか画素が接続されていない為、1行分 の画素が選択される。これに対し、各信号線Yは該選択 された1行分に含まれる画素の夫々に対応して接続され ている。例えばY1にはODD1の函券1が接続され、 Y2にはEVEN1の画素1が接続され、Y3にはOD D1の画条3が接続され、Y4にはEVEN1の画条3 が接続され、Y5にはODD1の画素5が接続され、Y 6にはEVEN1の画素5が接続されている。次に選択 される1行分の画素についても同様であり、Y2にはO DD2の画素2が接続され、Y3にはEVEN1の画素 2が接続され、Y4にはODD2の画素4が接続され、 Y5にはEVEN1の画案4が接続され、Y6にはOD D2の画素6が接続され、Y7にはEVEN1の画素6 が接続されている。水平走査回路102は所定本数(本 例では6本)の信号線Yを一組として順次走査し、6系 統の映像信号sig1~sig6を一組の信号級Yに同 時サンプリングし、選択された1行分に属する複数個の 画素に対し同時に映像信号を巻き込む。具体的には、本 表示パネルは6本のビデオライン100を備えており、 外部のデコーダノドライバから供給される6系統の映像 信号sig1~sig6を夫々受け入れる。個々の信号 線Yは6本を1単位として水平スイッチHSWを介して 所定のピデオラインに接続されている。例えば信号線と 1~Y6は水平スイッチHSW1を介して6本のビデオ ライン100の各々に接続されている。水平走査回路1 02はタイミングジェネレータから供給される水平クロ ック信号HCKに応じて動作し同じくタイミングジェネ レータから供給される水平スタート信号HSTを頭次転 送して駆動パルスDP1, DP2, DP3, …を出力す る。この駆動パルスDPに応じて各水平スイッチHSW が開閉動作し、6本の信号線Yを1単位としてまとめ駆 動する。即ち、映像信号sig1~sig6を夫々対応 する信号線Y1~Y6に一斉にサンプリングする。

【0013】以上の構成により、水平走査回路102は 6本の信号線Yを一組として順次走査する事により、2

行3列に配された6個の画素に対し同時に6系統の映像 信号sig1~sig6を書き込む事ができる。例え ば、垂直走査回路101側で第1の選択パルスV1が出 力されると、ODD1に属する画素1,3,5,…とE VEN1に属する画素1,3,5,…が夫々スイッチン グ用の薄膜トランジスタを介して選択される。一方、水 平方向については水平走査回路102が先ず第1の駆動 パルスDP1を出力し、HSW1が等通状態になる為、 ODD1の画素1.3,5とEVEN1の画条1,3, 5に6系統の映像信号sig1.sig6が一斉に書き 込まれる。例えば、ODD1の国素1にはsig1が書 き込まれ、EVEN1の画案1にはsig2が書き込ま れ、ODD1の画索3にはsig3が書き込まれ、EV EN1の画素3にはsig4が套き込まれ、ODD1の - 画索 5 にはsig 5 が書き込まれ、EVEN1の画素 5 にはsig6が書き込まれる。次に、垂直走査回路10 1から2番目の選択パルスV2が出力すると、EVEN 1の画素2,4,6,…とODD2の画素2,4,6, …が選択される。この時、水平走査回路102側から1 発目の駆動パルスDP1が出力されると、HSW1が導 適状態となり、EVEN1の画素O, 2, 4とODD2 の画素2,4,6に対して6個同時に映像信号が書き込 まれる。DP1に応じてHSW1が開閉動作した後、次 にDP2が出力され対応するHSW2が開閉動作する。 以上の様にして、垂直走査回路101は1024木のゲ 一ト線×に対応して1024個の選択パルスV1~V1 024を出力する一方、水平定査回路102は1280 本の信号線 Y ÷ 6 = 2 1 3 個分の H S W 1 ~ H S W 2 1 3を順次開閉動作する。以上により、1024行×12 80列分の画素の全てに6系統の映像信号sig1~s ig6が書き込まれる。

【0014】図2は、本発明にかかる表示装置の全体構 成を示すプロック図である。本表示装置はデコーダード ライパ201と、アクティブマトリクス型の表示パネル 202と、タイミングジェネレータ203とを備えてい る。デコーダ/ドライバ201は外部入力されるピデオ 信号VIDEOをデコード処理し6系統の映像信号si g1~sig6を作成すると共に、同期信号SYNCを 分離する。さらにデコーダ/ドライバ201は1Hで映 使信号 s i gの極性反転処理を行ない、交流化映像信号 を出力する。表示パネル202は図1に示した様な構成 を有しており、行状のゲート線、列状の信号線、及び両 者の交差部に設けた液晶画素を備えている。又、垂直走 査回路及び水平走査回路を内蔵している。垂直走査回路 はゲート線を順次走査して画素を選択する。水平走査回 路は1H毎に交流化映像信号を信身線に順次サンプリン グレ、選択された画業に交流化映像信号を書き込む。タ イミングジェネレータ203は同期信号SYNCに応じ て動作し、デコーダ/ドライバ201に対し交流化信号 FRPを供給して複性反転処理のタイミング制御を行な

う。又、デコーダ/ドライバ201に対しサンプルホールド信号SHPを供給し、映像信号の遅延処理を制御している。即ち、デコーダ/ドライバ201は画素の配列ピッチに応じ6系統の映像信号sig1~sig6を相対的に遅延処理して液晶表示パネル202に供給している。さらに、インターレース方式の原映像信号(ビデオ信号)VIDEOを予め処理して、各画素の書き込み順次に適合した6系統の映像信号sig1~sig6に交換して表示パネル202に供給している。タイミングジェネレータ203はさらに、HST,HCK,VST,VCK符を表示パネル202に供給し、垂直走査回路及び水平走査回路の動作制御を行なう。

【OO15】以上説明した様に、本実施例では、横3× 縦2の画索を1単位として、6ドット同時サンプリング **駆動を行なっている。これに合わせて、デコーダノドラ** イパはインターレース方式の原映像信号を一旦メモリに 書き込んだ後、読み出しを制御して画素データの配列を 並べ換えた上で、表示パネルに供給している。この点に つき、図3ないし図5を参照して説明を加える。先ず、 図3の(A)に示す様に、表示パネル202は1024 行×1280列分の画素を備えており、奇数行ODD1 ~ODD512と偶数行EVEN1~EVEN512が 交互に配列している。(B)に示す様に第1フィールド (ODD) 分のODD 1~ODD 5 1 2に含まれるデー タと、第2フィールド(EVEN)分のEVEN1~E VEN512に含まれるデータを、1フレーム分として メモリに格納する。(C)はODD1分の画素データと EVEN1分の画素データを拡大して示したものであ る。ODD1には画素データ1~1280が含まれ、E VEN1にも画素データ1~1280が含まれる。OD D1, EVEN1は夫々1H分に相当する。

【0016】次に、図4に示す様にODD1に含まれる画案データを奇数画案分と偶数画素分に予め分けておく。以下同様に、EVEN1, ODD2, EVEN2, …についても各々画素データを奇数分と偶数分に分割しておく。

【0017】さらに、図4に示した状態でメモリされていた画条データを逐次読み出して図5に示すタイミングに並べ換え、これを6系統の映像信号として表示パネルへ順次供給する。これにより、横3画素×縦2画素=6ドットの配列に対して空間的及び時間的に適合した映像信号が供給できる。図5に示す様に、最初の選択パルスV1が出力される期間では、ODD1とEVEN1の研究分データがメモリから読み出され、表示パネルに供給される。表示パネル側では最初の駆動パルスDP1が出力されると、ODD1の画素データ1、3、5を6ドット同時に書き表テータ7、9、11が含き込まれる。この様にして最終の画案データ1

279が書き込まれた後、次の選択バルスV2が出力されるタイミングで、EVEN1の偶数画素データとODD2の偶数画素データが表示パネル側に転送される。DP1が出力されるとEVEN1の偶数画素データの、2、4とODD2の偶数画素データ2、4、6が6ドット同時に書き込まれる。以下同様にして、1024行の画素に映像信号のデータが書き込まれる。

【0018】図6はデコーダノドライバ内で行なわれる サンプルホールド処理を示すタイミングチャートであ る。前述した様に、6画素同時サンプリングを行なう場 合には、1280列×1024行分の画素データを6系 統の映像信号に分配して表示パネルに供給する。この 時、各画素の配列ビッチに応じて6系統の映像信号si g1~sig6の間に相対的な遅延を与える為、サンプ ルホールドパルスSHPにより、メモリから読み出され た画素データのサンプルホールドが行なわれる。図示す る様に、V1が出力され且つDP1が出力されるタイミ ングでは、ODD1の画索データ1.3.5とEVEN 1の画索データ1、3、5が6系統に分かれてサンプル ホールドされ、矢印で示すリサンブルタイミングで同時 に表示パネル側に供給される。次に、V1が出力され且 つDP2が出力されるタイミングで、ODD1の画素デ ータ7. 9. 11とEVEN1の画素データ7, 9, 1 1がサンブリングされ表示パネル側に供給される。さら に、V2が出力し且つDP1が出力されるタイミングに なると、EVEN1の画素データO, 2, 4とODD2 の画素データ2, 4, 6がサンプルホールドされ、6系 統の映像信号sig1~sig6として表示パネル側に 供給される。図6に示したサンプルホールドパルスSH Pの幅は、図13に示したサンプルホールドパルスSH Pに比べると、2倍確保する事ができる。この為、タイ ミングジェネレータのマスタークロックの周波数は図1 2に示した倍速駆動に比べると半分で済む。即ち、50 MHz 程度に抑える事ができ、容易に実現可能な周波数レ ベルである。なお本実施例では、sig1、sig3, sig5は互いに同極性に制御され、sig2, sig 4, sig6も同極性に制御されている。さらに、1H 反転を行ない、sig1, sig3, sig5の組とs ig2、sig4、sig6の組とは互いに逆極性であ る。そして、両組は互い違いで表示パネルに入力され る。これにより、画素自体は1フィールド反転で、パネ ルの駆動方式は1 H反転になる。信号線は奇数番目と偶 数番目で互いに逆極性である為、ゲートライン等の揺れ が重畳されて起きるシェーディングがなくなる。

【0019】図7は、木発明にかかる表示装置の第2実施例を示す模式的な回路図である。基本的な構成は図1に示した第1実施例と同一であり、対応する部分には対応する参照番号を付して理解を容易にしている。本実施例ではゲート線×を信号線Y毎に90°折り曲げる事により、表示パネルに入力される6系統の映像信号sie

1~sig6を1F反応する方式である。この構造で は、互いに隣り合う一対のゲート線は共通する2行分の 画素から1列毎交互に選ばれた1行分の画素に各々接続 している。例えば、互いに隣り合う一対のゲート線X 1. X2は共通する2行分(ODD1, EVEN1)の **適素に接続されている。一方のゲート線×1は0DD1** 及びEVEN1から選択された奇数列目の画素 1, 1, 3. 3. 5. 5. …からなる1行分の画素に接続されて いる。他方のゲート線X2はODD1及びEVEN1か ら選択された偶数列目の画素2,2,4,4,6,6,6, …からなる1行分に接続している。垂直走査回路側の選 択パルスV1がオンするとODD1の画素1,3,5, ···, 1279とEVEN1の画素1, 3, 5, ···, 12 9が選択される。水平走査回路102は順次DPO, D P1, DP2, DP3, …を出力し、6画素単位で各画 素に映像信号sig1~sig6を書き込む。例えば最 初の駆動パルスDP1が出力するとHSW1が開閉動作 し、ODD1の画景1,3,5とEVEN1の画素1, 3,5に6系統の映像信号が去き込まれる。具体的に は、ODD1の画素1にsig1が書き込まれ、EVE N1の画楽1にsig2が含き込まれ、ODD1の画素 3にsig3が書き込まれ、EVEN1の画素3にsi g 4が書き込まれ、ODD 1の画素5にsig5が書き 込まれ、EVEN1の画素5にsig6が書き込まれ る。この後垂直走査回路側から選択パルスV2が出力さ れると、0001の画素2, 4, 6, …, 1280とE VEN1の画素2, 4, 6, …, 1280が選択され る。この時水平走査回路102は最初に駆動パルスDP 1を出力しHSW1を閉閉動作させる。これにより、O DD1の画素O, 2, 4とEVEN1の画素2, 4, 6 に6系統の映像信号sig1~sig6が一斉に書き込 まれる。具体的には、ODD1の画素Oにsig1が去 き込まれ、EVEN1の画案2にsig2が書き込ま れ、ODD1の画素2にsig3が書き込まれ、EVE N1の画素4にsig4が書き込まれ、ODD1の画素 4にslg5が書き込まれ、EVEN1の画業6にsi g6が寄き込まれる。以上の様にして、撥3画素×縫2 画素の6ドットを順に同時サンプリングしていく。これ を繰り返し行なう事により、1280列×1024行に 渡って全画菜に映像信号が套き込まれる。

【0020】横3回素×綴2回素を単位とするサンプリングに適合する様に、画素データを予め配列して表示パネルに供給する。この点につき、図8及び図9を参照して説明する。図8の(A)に示す様に、表示パネルは1024行×1280列の画衆を含んでおり、512本の奇数行0001~000512と同じく512本の偶数行EVEN1~EVEN512を備えている。(B)に示す様に0001~000512に含まれるデータが1フィールド分(000)としてメモリに格納され、EVEN1~EVEN512に含まれるデータが他の1フィ

ールド分(EVEN)としてメモリに格納される。 両フィールド分により1フレームが構成される。 (C) はODD1に含まれる画素データ1~1280を拡大して模式的に示したものである。又、EVEN1に含まれる画素データ1~1280が1H分に相当する。

ITOH INTERNATIONAL PATENT OFFICE

(7)

【0021】上述したフォーマットでメモリに格納され た画素データは、図9に示す様な規則に従って再配列さ れ表示パネルに供給される。先ず(A)に示す様に、O DD1に含まれる画素データを奇数画素分と偶数画素分 に予め分割しておく。同様に、EVEN1に含まれる画 表データについても奇数画素分と偶数画素分で分けてお く。ODD2, ODD3, …及びEVEN2, EVEN 3, …についても同様である。次に(B)に示す様に、 ODD1に含まれる奇数面素データ1,3,5とEVE N1に含まれる奇数画素データ1、3、5を1単位とし て(A)に示すメモリから読み出し、所定のサンプルホ ールド処理を行なった後、表示パネルに供給する。表示 パネル側では駆動パルスDP1に応答して、ODD1の 奇数画業データ1,3,5とEVEN1の奇数画薬デー タ1,3,5が様3画素×縦2画素の計6ドットに一斉 に書き込まれる。次のタイミングではODD1に含まれ る奇数画素データフ、9、11とEVEN1に含まれる 奇数面索データフ, 9, 11が読み出され、表示パネル 側に供給される。以下同様にしてODD1及びEVEN 1について各々画素データ1279までが読み出され る。この期間はH/2に相当し、選択パルスV1がオン している時間と等しい。次のH/2の期間ではODD1 の偶数直素データ2, 4, 6, 8, …, 1280とEV EN1の偶数画家データ2, 4, 6, 8, …, 1280 が6ドット単位で読み出され、表示パネル側に供給され

【0022】図10は、デコーダノドライバ内で行なわ れるサンプルホールド処理を示すタイミングチャートで ある。V1がオンし且つDP1がオンするタイミングで は、6個のサンブルホールド信号SHPに応じて、OD D1の画素データ1,3,5とEVEN1の画素データ 1, 3, 5がサンプルホールドされる。6個の画素デー タは矢印で示す様に一斉にサンプリングされた後、夫々 6系統の映像信号sig1~sig6として表示パネル 側に供給される。又、V1がオン状態でDP2がオンす るタイミングでは、ODD1の画素データフ, 9, 11 とEVEN1の画素データフ, 9, 11がサンプルホー ルドされ且つ一斉にリサンプリングされて表示パネルに 供給される。次に、V2がオン状態でDP1がオンにな るタイミングでは、ODD1の画案データロ、2、4と EVEN1の函索データ2、4、6がサンプルホールド され且つ一斉にリサンプリングされて表示パネル側に6 系統の映像信号sig1~sig6として供給される。 ここで、図10に示したサンプルホールドパルスSHP

の幅は通常の倍速駆動6画素同時サンプリング(横6× 縦1)に比べ2倍に確保できるにも関わらず、水平解像 度は落ちない。これにより、タイミングジェネレータの マスタークロック周波数も通常の倍速駆動に比べ半分で 済む。なお、図10及び図7に示す6系統の映像信号に 関し、sig1,sig3,sig5の組は同板性であ り、sig2, sig4, sig6の組も同極性であ る。但し両組の間では映像信号は逆極性になっている。 本例では、1F反転を採用しており、1フィールド期間 中各映像信号の極性は固定されている。この様にする と、画素自体は1F反転となる一方、パネル駆動方式は 1 H反転になる。これにより、デコーダンドライバの消 **費電力が下がる。又、信号線に対する映像信号のサンプ** リングによる充放電が1フィールドにつき1回しか行な わない為、從来問題となっていた経筋等の画像欠陥が改 巻できる。さらに、パネル全体から見ると信号線の奇数 列と偶数列が常に逆極性で入力される為、ゲート線等の 電位揺れが重量されずこれによるシェーディングがなく なる。

[0023]

【発明の効果】以上説明した様に、本発明によれば、例 えば模3画条×擬2画素という形で6ドット同時サンプ リング方式を灾現している。これにより、タイミングジ ェネレータのマスタークロックの周波数が通常の倍速駆 動時に比べ半分で済む為、垂直解像度が十分に確保でき るにも闘わらず、タイミングジェネレータの消費電力が 半分で済む。又、現状のタイミングジェネレータの動作 タイミングを変更するだけで、例えばHD-TV対応の **表示パネルに対してフルライン表示が可能になる。信号** 線の奇数列と偶数列とで互いに逆極性の映像信号を供給 する為、点順次駆動におけるゲート線の電位揺れ等に起 因するシェーディングが顕著に抑制できる。加えて、本 発明によれば1 F 反転駆動が採用できる為、ビデオドラ イバの消費電力を抑制できる。さらに、各信号線に供給 される映像信号は1F反転の為、信号線自体の充放電が 少なく、従来問題となっていた縦筋の画像不良が改善で

【図面の簡単な説明】

【図1】本発明にかかる表示装置の第1実施例を示す回路図である。

【図2】本発明にかかる表示装置の全体構成を示すブロック図である。

【図3】図1に示した表示装置の動作説明に供する模式 図である。

【図4】同じく動作説明に供する模式図である。

【図5】同じく動作説明に供する模式図である。

【図6】同じく動作説明に供する波形図である。

【図7】本発明にかかる表示装置の第2実施例を示す回路図である。

【図8】図7に示した表示装置の動作説明に供する模式

ITOH INTERNATIONAL PATENT OFFICE

図である。

【図9】同じく動作説明に供する模式図である。

【図10】同じく動作説明に供する波形図である。

【図11】従来の表示装置の一例を示す回路図である。

【図12】図11に示した従来の表示装置の動作説明に

供する模式図である。

【図13】同じく動作説明に供する波形図である。

【符号の説明】

100 ビデオライン

101 垂直走登回路


102 水平走査回路


201 デコーダ/ドライパ

202 夜示パネル

203 タイミングジェネレータ


【図1】






(10)


【図7】








[図9]



[図11]



特別平8-292417

(12)

